उद्योग बातम्या: प्रगत पॅकेजिंग तंत्रज्ञान ट्रेंड

सेमीकंडक्टर पॅकेजिंग पारंपारिक 1D PCB डिझाइनपासून वेफर स्तरावर अत्याधुनिक 3D संकरित बाँडिंगपर्यंत विकसित झाले आहे. ही प्रगती उच्च ऊर्जा कार्यक्षमता राखून 1000 GB/s पर्यंतच्या बँडविड्थसह, सिंगल-डिजिट मायक्रॉन रेंजमध्ये इंटरकनेक्ट स्पेसिंगला अनुमती देते. प्रगत सेमीकंडक्टर पॅकेजिंग तंत्रज्ञानाच्या केंद्रस्थानी 2.5D पॅकेजिंग (जेथे घटक मध्यवर्ती स्तरावर शेजारी ठेवलेले असतात) आणि 3D पॅकेजिंग (ज्यामध्ये सक्रिय चिप्सचे अनुलंब स्टॅकिंग समाविष्ट असते). एचपीसी प्रणालीच्या भविष्यासाठी ही तंत्रज्ञाने महत्त्वपूर्ण आहेत.

2.5D पॅकेजिंग तंत्रज्ञानामध्ये विविध मध्यस्थ स्तर सामग्रीचा समावेश आहे, प्रत्येकाचे स्वतःचे फायदे आणि तोटे आहेत. पूर्णतः निष्क्रिय सिलिकॉन वेफर्स आणि स्थानिकीकृत सिलिकॉन ब्रिजसह सिलिकॉन (Si) मध्यस्थ स्तर, उत्कृष्ट वायरिंग क्षमता प्रदान करण्यासाठी ओळखले जातात, ज्यामुळे ते उच्च-कार्यक्षमता संगणनासाठी आदर्श बनतात. तथापि, ते साहित्य आणि उत्पादनाच्या दृष्टीने महाग आहेत आणि पॅकेजिंग क्षेत्रात मर्यादांचा सामना करतात. या समस्या कमी करण्यासाठी, स्थानिकीकृत सिलिकॉन ब्रिजचा वापर वाढत आहे, सिलिकॉनचा वापर धोरणात्मकपणे करत आहे जेथे क्षेत्राच्या मर्यादांचे निराकरण करताना उत्कृष्ट कार्यक्षमता महत्त्वपूर्ण आहे.

फॅन-आउट मोल्डेड प्लास्टिक वापरून सेंद्रिय मध्यस्थ स्तर सिलिकॉनसाठी अधिक किफायतशीर पर्याय आहेत. त्यांच्याकडे कमी डायलेक्ट्रिक स्थिरांक आहे, ज्यामुळे पॅकेजमध्ये आरसी विलंब कमी होतो. हे फायदे असूनही, सेंद्रिय मध्यस्थ स्तर सिलिकॉन-आधारित पॅकेजिंग प्रमाणेच इंटरकनेक्ट वैशिष्ट्य कमी करण्याचा समान स्तर साध्य करण्यासाठी संघर्ष करतात, उच्च-कार्यक्षमता संगणकीय अनुप्रयोगांमध्ये त्यांचा अवलंब मर्यादित करतात.

काचेच्या मध्यस्थ स्तरांमध्ये लक्षणीय रस वाढला आहे, विशेषत: इंटेलच्या अलीकडील ग्लास-आधारित चाचणी वाहन पॅकेजिंगच्या लाँचनंतर. ग्लास अनेक फायदे देते, जसे की थर्मल विस्ताराचे समायोजित गुणांक (CTE), उच्च मितीय स्थिरता, गुळगुळीत आणि सपाट पृष्ठभाग आणि पॅनेल उत्पादनास समर्थन देण्याची क्षमता, ज्यामुळे ते सिलिकॉनच्या तुलनेत वायरिंग क्षमतेसह मध्यस्थ स्तरांसाठी एक आशादायक उमेदवार बनते. तथापि, तांत्रिक आव्हाने बाजूला ठेवून, काचेच्या मध्यस्थ स्तरांचा मुख्य दोष म्हणजे अपरिपक्व इकोसिस्टम आणि मोठ्या प्रमाणात उत्पादन क्षमतेचा सध्याचा अभाव. जसजसे इकोसिस्टम परिपक्व होत जाते आणि उत्पादन क्षमता सुधारते, सेमीकंडक्टर पॅकेजिंगमध्ये काचेवर आधारित तंत्रज्ञानाची आणखी वाढ आणि अवलंब होऊ शकते.

3D पॅकेजिंग तंत्रज्ञानाच्या बाबतीत, Cu-Cu बंप-लेस हायब्रिड बाँडिंग हे एक अग्रगण्य नाविन्यपूर्ण तंत्रज्ञान बनत आहे. हे प्रगत तंत्र डाईलेक्ट्रिक सामग्री (जसे SiO2) अंतर्भूत धातू (Cu) सह एकत्रित करून कायमस्वरूपी परस्पर जोडणी मिळवते. Cu-Cu हायब्रीड बाँडिंग 10 मायक्रॉनच्या खाली अंतर साध्य करू शकते, विशेषत: सिंगल-डिजिट मायक्रॉन श्रेणीमध्ये, पारंपारिक मायक्रो-बंप तंत्रज्ञानापेक्षा लक्षणीय सुधारणा दर्शवते, ज्यामध्ये सुमारे 40-50 मायक्रॉनचे बंप स्पेसिंग आहे. हायब्रीड बाँडिंगच्या फायद्यांमध्ये वाढलेली I/O, वर्धित बँडविड्थ, सुधारित 3D वर्टिकल स्टॅकिंग, चांगली उर्जा कार्यक्षमता, आणि कमी परजीवी प्रभाव आणि तळाशी भरणे नसल्यामुळे थर्मल प्रतिकार यांचा समावेश होतो. तथापि, हे तंत्रज्ञान उत्पादनासाठी जटिल आहे आणि त्याची किंमत जास्त आहे.

2.5D आणि 3D पॅकेजिंग तंत्रज्ञानामध्ये विविध पॅकेजिंग तंत्रांचा समावेश आहे. 2.5D पॅकेजिंगमध्ये, मध्यस्थ स्तर सामग्रीच्या निवडीनुसार, वरील आकृतीमध्ये दर्शविल्याप्रमाणे, ते सिलिकॉन-आधारित, सेंद्रिय-आधारित आणि काच-आधारित मध्यस्थ स्तरांमध्ये वर्गीकृत केले जाऊ शकते. 3D पॅकेजिंगमध्ये, सूक्ष्म-बंप तंत्रज्ञानाच्या विकासाचे उद्दिष्ट अंतराची परिमाणे कमी करणे हा आहे, परंतु आज, हायब्रीड बाँडिंग तंत्रज्ञानाचा अवलंब करून (थेट Cu-Cu कनेक्शन पद्धत), एकल-अंकी अंतराची परिमाणे प्राप्त केली जाऊ शकतात, ज्यामुळे क्षेत्रातील महत्त्वपूर्ण प्रगती चिन्हांकित केली जाते. .

**पाहण्यासाठी प्रमुख तांत्रिक ट्रेंड:**

1. **मोठे मध्यस्थ स्तर क्षेत्र:** IDTechEx ने पूर्वी भाकीत केले होते की सिलिकॉन मध्यस्थ स्तर 3x रेटिकल आकार मर्यादेपेक्षा जास्त असलेल्या अडचणीमुळे, 2.5D सिलिकॉन ब्रिज सोल्यूशन्स लवकरच HPC चिप्सच्या पॅकेजिंगसाठी प्राथमिक निवड म्हणून सिलिकॉन मध्यस्थ स्तरांची जागा घेतील. TSMC NVIDIA आणि Google आणि Amazon सारख्या इतर आघाडीच्या HPC विकासकांसाठी 2.5D सिलिकॉन मध्यस्थ स्तरांचा एक प्रमुख पुरवठादार आहे आणि कंपनीने अलीकडेच 3.5x रेटिकल आकारासह त्याच्या पहिल्या पिढीच्या CoWoS_L चे मोठ्या प्रमाणावर उत्पादन जाहीर केले आहे. IDTechEx ने प्रमुख खेळाडूंचा समावेश असलेल्या अहवालात पुढील प्रगतीची चर्चा करून, हा ट्रेंड सुरू ठेवण्याची अपेक्षा केली आहे.

2. **पॅनेल-स्तरीय पॅकेजिंग:** 2024 तैवान आंतरराष्ट्रीय सेमीकंडक्टर प्रदर्शनात ठळक केल्याप्रमाणे, पॅनेल-स्तरीय पॅकेजिंग महत्त्वपूर्ण फोकस बनले आहे. ही पॅकेजिंग पद्धत मोठ्या मध्यस्थ स्तरांचा वापर करण्यास परवानगी देते आणि एकाच वेळी अधिक पॅकेजेस तयार करून खर्च कमी करण्यास मदत करते. त्याची क्षमता असूनही, वॉरपेज व्यवस्थापनासारख्या आव्हानांना अजूनही संबोधित करणे आवश्यक आहे. त्याची वाढती प्रमुखता मोठ्या, अधिक किफायतशीर मध्यस्थ स्तरांची वाढती मागणी प्रतिबिंबित करते.

3. **ग्लास इंटरमीडियरी लेयर्स:** सिलिकॉनशी तुलना करता येण्याजोगे, समायोज्य CTE आणि उच्च विश्वासार्हता यांसारख्या अतिरिक्त फायद्यांसह, बारीक वायरिंग साध्य करण्यासाठी ग्लास एक मजबूत उमेदवार सामग्री म्हणून उदयास येत आहे. काचेचे मध्यस्थ स्तर पॅनेल-स्तरीय पॅकेजिंगशी सुसंगत आहेत, अधिक आटोपशीर खर्चात उच्च-घनता वायरिंगची क्षमता देतात, ज्यामुळे भविष्यातील पॅकेजिंग तंत्रज्ञानासाठी ते एक आशादायक समाधान बनते.

4. **HBM हायब्रिड बाँडिंग:** 3D कॉपर-कॉपर (Cu-Cu) हायब्रिड बाँडिंग हे चिप्समधील अल्ट्रा-फाईन पिच वर्टिकल इंटरकनेक्शन्स साध्य करण्यासाठी एक प्रमुख तंत्रज्ञान आहे. स्टॅक केलेल्या SRAM आणि CPU साठी AMD EPYC, तसेच I/O dies वर CPU/GPU ब्लॉक्स स्टॅक करण्यासाठी MI300 मालिकेसह विविध हाय-एंड सर्व्हर उत्पादनांमध्ये हे तंत्रज्ञान वापरले गेले आहे. भविष्यातील एचबीएम प्रगतीमध्ये हायब्रिड बाँडिंग महत्त्वपूर्ण भूमिका बजावेल, विशेषत: 16-हाय किंवा 20-हाय लेयर्सपेक्षा जास्त असलेल्या DRAM स्टॅकसाठी.

5. **को-पॅकेज्ड ऑप्टिकल डिव्हाइसेस (CPO):** उच्च डेटा थ्रूपुट आणि पॉवर कार्यक्षमतेच्या वाढत्या मागणीसह, ऑप्टिकल इंटरकनेक्ट तंत्रज्ञानाने लक्षणीय लक्ष वेधले आहे. I/O बँडविड्थ वाढवण्यासाठी आणि ऊर्जेचा वापर कमी करण्यासाठी को-पॅकेज्ड ऑप्टिकल उपकरणे (CPO) एक प्रमुख उपाय बनत आहेत. पारंपारिक इलेक्ट्रिकल ट्रान्समिशनच्या तुलनेत, ऑप्टिकल कम्युनिकेशन अनेक फायदे देते, ज्यामध्ये लांब अंतरावरील सिग्नल कमी करणे, क्रॉसस्टॉक संवेदनशीलता कमी करणे आणि लक्षणीय वाढलेली बँडविड्थ यांचा समावेश आहे. हे फायदे CPO ला डेटा-केंद्रित, ऊर्जा-कार्यक्षम HPC प्रणालींसाठी एक आदर्श पर्याय बनवतात.

**पाहण्यासाठी प्रमुख बाजारपेठ:**

2.5D आणि 3D पॅकेजिंग तंत्रज्ञानाच्या विकासाला चालना देणारी प्राथमिक बाजारपेठ निःसंशयपणे उच्च-कार्यक्षमता संगणन (HPC) क्षेत्र आहे. या प्रगत पॅकेजिंग पद्धती मूरच्या कायद्याच्या मर्यादांवर मात करण्यासाठी, एकाच पॅकेजमध्ये अधिक ट्रान्झिस्टर, मेमरी आणि इंटरकनेक्शन सक्षम करण्यासाठी महत्त्वपूर्ण आहेत. चिप्सचे विघटन विविध कार्यात्मक ब्लॉक्समधील प्रक्रिया नोड्सचा इष्टतम वापर करण्यास अनुमती देते, जसे की I/O ब्लॉक्सना प्रोसेसिंग ब्लॉक्सपासून वेगळे करणे, कार्यक्षमता वाढवणे.

उच्च-कार्यक्षमता संगणन (HPC) व्यतिरिक्त, इतर बाजारपेठांनी देखील प्रगत पॅकेजिंग तंत्रज्ञानाचा अवलंब करून विकास साधण्याची अपेक्षा आहे. 5G आणि 6G क्षेत्रात, पॅकेजिंग अँटेना आणि अत्याधुनिक चिप सोल्यूशन्स यासारख्या नवकल्पना वायरलेस ऍक्सेस नेटवर्क (RAN) आर्किटेक्चरच्या भविष्याला आकार देतील. स्वायत्त वाहनांना देखील फायदा होईल, कारण ही तंत्रज्ञाने सुरक्षितता, विश्वासार्हता, कॉम्पॅक्टनेस, पॉवर आणि थर्मल मॅनेजमेंट आणि खर्च-प्रभावीता सुनिश्चित करताना मोठ्या प्रमाणात डेटावर प्रक्रिया करण्यासाठी सेन्सर सूट आणि संगणकीय युनिट्सच्या एकत्रीकरणास समर्थन देतात.

ग्राहक इलेक्ट्रॉनिक्स (स्मार्टफोन, स्मार्ट घड्याळे, एआर/व्हीआर उपकरणे, पीसी आणि वर्कस्टेशन्ससह) किमतीवर जास्त भर देऊनही, लहान जागेत अधिक डेटा प्रक्रिया करण्यावर अधिकाधिक लक्ष केंद्रित करत आहेत. प्रगत अर्धसंवाहक पॅकेजिंग या ट्रेंडमध्ये महत्त्वाची भूमिका बजावेल, जरी HPC मध्ये वापरल्या जाणाऱ्या पॅकेजिंग पद्धती वेगळ्या असू शकतात.